使用新涌現(xiàn)的技術(shù)，如BGA與CSP，進(jìn)行印刷電路板(PCB)的設(shè)計，為設(shè)計工程師提出了新的挑戰(zhàn)和機(jī)遇。
雖然行業(yè)內(nèi)許多人認(rèn)為球柵列陣(BGA)與芯片規(guī)模包裝(CSP)還是新涌現(xiàn)的技術(shù)，但是一些主導(dǎo)的電子制造商已經(jīng)引入或改裝了一種或兩種CSP的變異技術(shù)。
BGA包裝已經(jīng)發(fā)展成與現(xiàn)在的焊接裝配技術(shù)完全兼容。CSP或密間距的BGA具有的柵極間距為0.5, 0.65, 0.80mm，與其相比，塑料或陶瓷的BGA具有相對較寬的接觸間距(1.50, 1.27, 1.0mm)。粗和密間距的BGA都比密間距的引腳包裝IC較不容易受損壞。BGA標(biāo)準(zhǔn)允許選擇地去掉接觸點以滿足特定的I/O要求。當(dāng)建立為BGA已經(jīng)建立接觸點布局和引腳分布時，包裝的開發(fā)者必須考慮芯片設(shè)計以及電路芯片(die)的尺寸和形狀。在計劃引腳分布時要遇上的其它問題是電路芯片的方向。當(dāng)供應(yīng)商使用板上芯片(chip-on-board)技術(shù)時，通常采用電路芯片面朝上的形式。
元件的結(jié)構(gòu)在工業(yè)標(biāo)準(zhǔn)和指引中沒有規(guī)定。每個制造商都將努力使其特定的結(jié)構(gòu)滿足顧客定義的應(yīng)用。要看選作制造BGA的材料的物理特性而定，可能使用倒裝芯片(flip chip)或線綁定(wire bond)技術(shù)。因為電路芯片附著結(jié)構(gòu)是一種剛性材料，所以芯片綁定或附著座通常位于中心，導(dǎo)線將信號從芯片綁帶焊盤引出到球形接觸點的排列矩陣。
列陣元件的總的輪廓規(guī)格允許許多的靈活性：如引腳間距、接觸點矩陣形式和結(jié)構(gòu)。JEDEC MO-151 定義了一大族類的塑料BGA。方形輪廓包括了7.0~50.0mm的尺寸范圍和三種接觸點間距：1.50, 1.27, 和 1.0 mm。球形接觸點可按偶數(shù)或奇數(shù)列和行排列的統(tǒng)一形式分布。雖然排列必須保持所有包裝外形的對稱性，但是允許元件制造上去掉接觸點的位置或一個區(qū)域的觸點。
密間距BGA的變量
聯(lián)合電子元件工程委員會(JEDEC, Joint Electronic Device Engineering Council) 的BGA指引手冊提出了許多物理特性和提供對包裝供應(yīng)商的形式上的靈活性。JEDEC JC-11批準(zhǔn)的第一份有關(guān)密間距BGA的文件是以注冊外形 MO-195 (the Registered Outline MO-195)，基本的0.50mm間距觸點排列的統(tǒng)一方形包裝類。包裝尺寸范圍為4.0~21 mm，從貼裝表面的總高度限定在1.20 mm。下表是考慮中的其它的變量。
|
CSP標(biāo)準(zhǔn)的變量 |
|
|
排列間距 |
0.40, 0.50, 0.65, 0.75, 0.80 mm |
|
觸點直徑 |
0.20, 0.25, 0.30, 0.40, 0.50 mm |
|
輪廓(高度)變量 |
|
|
(L)低輪廓 |
最大 1.70 mm |
|
(T)薄輪廓 |
最大 1.20 mm |
|
(V)非常薄的輪廓 |
最大 1.00 mm |
|
(W)非常非常薄的輪廓 |
最大 0.80 mm |
|
(U)超薄輪廓 |
最大 0.65 mm |
密間距BGA觸點排列計劃
球的間距和尺寸將影響電路的走線效率。許多公司已經(jīng)決定對較低I/O 的CSP應(yīng)用不采用0.5 mm的間距。選擇一種較松散的觸點，較粗的球間距可舒緩最終用戶采用更復(fù)雜PCB技術(shù)的需要。
0.50 mm的排列觸點間距是JEDEC推薦的最小的。觸點直徑規(guī)定為0.30 mm，允許誤差范圍為0.25~0.25 mm。可是，大多數(shù)采用0.50mm間距的BGA應(yīng)用將決定于次表面電路的走線。在0.25mm焊盤之間的空間只夠單個0.08mm寬線路的連線。將大量的電源和地線的觸點分布在排列和局部，或空隙的的周圍，去掉觸點(depopulation)將提供排列矩陣的有限的貫穿。這些較高的I/O應(yīng)用將依靠多層、盲通路孔、或封閉電鍍焊盤內(nèi)通路孔(via-on-pad)技術(shù)。
元件性能可能如包裝尺寸一樣相差很大。用于高密度、高I/O應(yīng)用的包裝技術(shù)必須首先滿足周圍的條件。那些使用由陶瓷或有機(jī)分層制成的剛性插入式結(jié)構(gòu)的元件不能密切地配合硅芯片的外形。元件周圍的引腳綁定座之間的連接必須向內(nèi)流向。 μ BGA ? 包裝結(jié)構(gòu)的一個實際優(yōu)點是它能夠提供硅芯片外形內(nèi)的所有電氣連接介面。一些μBGA使用高級聚酰亞胺膠片(polyimide film)作其基底結(jié)構(gòu)，半添加銅電鍍工藝來完成芯片上鋁綁定座與聚酰亞胺插入片上球接觸座之間的連接，詳情見圖一。不是使用普通的線綁定工藝來把芯片連接到插入片，布置在柔性插入片的鍍金的銅引腳重新定形和直接綁定在芯片上。這種相順從的材料的獨特結(jié)合使元件可以經(jīng)受非常苛刻的環(huán)境。
這種包裝已經(jīng)被幾個制造商采用。定義為面朝下的(face-down)CSP，這種元件通常不比電路芯片大。芯片上的鋁綁定焊盤是向著球接觸點和PCB表面定位的。這種結(jié)構(gòu)在業(yè)內(nèi)被廣泛所接受，因為材料于引腳設(shè)計的專利系統(tǒng)物理上相適應(yīng)，補償了硅芯片和PCB的溫度膨脹系數(shù)的差別。采用順從材料的另一個方法是將硅芯片面朝上裝配。面朝上(face-up)的芯片包裝為芯片附著采用了與面朝下包裝一樣的彈性體材料。兩種概念的主要不同是在芯片與柔性膠片插入片之間的引腳端點。μBGA為電氣連接采用傳統(tǒng)的金線綁定技術(shù)。雖然由幾個早期的專利保護(hù)，它的應(yīng)用已經(jīng)成為主流。公司要求比密間距BGA更大的包裝(圖二)的理由是更多的。在某些情況，通常預(yù)計新的硅產(chǎn)品的芯片收縮以變得比希望的和其它應(yīng)用更加過分，制造商可能寧愿采用加大的接觸點間距的列陣方案，以方便電路走線。
采用BGA的PCB設(shè)計指南
在JEDEC95出版物中提供了柵格列陣包裝的外形。列陣包裝元件的總的外形規(guī)格允許很大的靈活性，包括引腳間距、觸點矩陣形式和結(jié)構(gòu)。JEDEC標(biāo)準(zhǔn)允許芯片附著在介面結(jié)構(gòu)的任何一面。
接觸點矩陣選項。接觸點可以統(tǒng)一的形式分布；可是，矩陣總是以包裝的中心線對稱的。允許不同的制造商減少接觸點，分布形式通常描述為：全偶矩陣(full-even matrix)、全奇矩陣(full-odd matrix)、周圍矩陣(perimeter matrix)或交錯矩陣(staggered matrix)。
全矩陣(full matrix)。對一個給定的包裝尺寸，有兩種全矩陣的可能性：偶數(shù)或奇數(shù)。其中之一是理論上能夠適合于包裝上的、給定尺寸和觸點間距的最大矩陣。另一個矩陣是一行乘一列的較小矩陣。
周圍矩陣(perimeter matrix)。周圍矩陣是去掉矩陣中央的觸點排列，它不影響矩陣的中心線。一個溫度上改進(jìn)的矩陣是周圍排列矩陣，在矩陣的中心區(qū)域再增加觸點(圖三)。
較低I/O的元件可能受惠于采用其中一種密間距BGA。通過選擇性地去掉觸點，仍然保持基本的0.50mm柵格，這可能更實際地使電路走線通道達(dá)到最大。在較低的I/O元件上觸點之間的間隙越寬，通�？山蛹{電路的表面走線。
交錯矩陣(staggered matrix)。其定義是每隔一個去掉一個觸點的一種空隙布局。它提供一個有效的最小的、全矩陣間距n倍的中心對中心間距。為了保持A1接觸點位置，交錯矩陣必須使用全奇矩陣方式來開發(fā)。
選擇性減少觸點(selective depopulation)。除了上述的矩陣減少觸點方法之外，觸點也可以選擇性的去掉。選擇性的減少觸點可以任何方式完成，只要不把矩陣移出包裝外形的中心。
附著座(attachment site)的計劃
推薦用于BGA的附著座或焊盤的幾何形狀是圓形的，其直徑應(yīng)該適應(yīng)接觸點的間距和尺寸變化。焊盤的直徑不應(yīng)該大于調(diào)節(jié)到滿足觸點間距和尺寸所要求的直徑。焊盤的直徑不應(yīng)該大于包裝介面上焊盤的直徑，通常比規(guī)定的球形觸點的名義直徑小10%。在最后定出焊盤分布排列和幾何形狀之前，參閱IPC-SM-782第14.0章和制造規(guī)格文件。兩種方法用來定義附著座：焊盤或銅片定義和阻焊定義(圖四)。
銅片定義焊盤布局(copper defined land pattern)。腐蝕的銅片定義這些焊盤布局。阻焊間隔應(yīng)該距離腐蝕的銅片焊盤至少0.075mm。
阻焊定義焊盤布局(soldermask defined land pattern)。如果使用阻焊定義布局，將焊盤直徑相應(yīng)調(diào)整以保證阻焊的覆蓋。
列陣元件的電路走線
PCB次表層的信號走線通道將受保留給通孔焊盤座之間的空隙的限制。設(shè)計者可通過增加更多的電路層來選擇一種更充分的空間，但是，當(dāng)設(shè)計要求是使用更細(xì)線寬和更近空隔的、更高密度的電路走線時，那么電路板會更難制造，增加總的生產(chǎn)成本。采用微型密間距排列元件的電路密度通常比采用較大間距塑料BGA的電路密度要高。次表層的走線應(yīng)該考慮用作大部分的信號線路，因為它將為更復(fù)雜的元件提供最有效的電路走線。
雖然可以減少增加電路層的需要，采用更細(xì)的線和空隙可能會增加成本，因為制造效率更低。用于制造多層電路板的交替高密度和微通路孔制造技術(shù)目前只有有限的資源。當(dāng)計劃內(nèi)部連接結(jié)構(gòu)時應(yīng)該考慮這些技術(shù)。用較寬的接觸點間距來對BGA元件布線，困難會較少。對那些采用減少排列或?qū)掗g距的元件，電路布線的限制較少。對許多低I/O產(chǎn)品，電路布線經(jīng)�？梢栽谫N裝結(jié)構(gòu)的外表面提供。
通路孔的(via hole)計劃
為了使鉆孔的速度最大，保持較低的鉆孔破損率，大多數(shù)電路板制造商寧愿減小最后孔的尺寸，但不小于PCB總厚度的1/3。對密間距BGA元件的走線所要求的更細(xì)的幾何形狀和更密的電路密度，將鼓勵設(shè)計者考慮小的通路孔和每個孔周圍的環(huán)，以下是通常所推薦的(表一)。
|
表一、計劃與焊盤尺寸相對應(yīng)的孔的直徑 |
||
|
電鍍孔直徑 |
焊盤直徑 |
圓形環(huán)的寬度 |
|
0.50 mm(0.020") |
1.00 mm(0.040") |
0.25 mm(0.010") |
|
0.50 mm(0.020") |
0.89 mm(0.035") |
0.19 mm(0.007") |
|
0.46 mm(0.018") |
0.76 mm(0.030") |
0.15 mm(0.006") |
|
0.38 mm(0.015") |
0.63 mm(0.025") |
0.12 mm(0.005") |
|
0.33 mm(0.013") |
0.50 mm(0.020") |
0.08 mm(0.003") |
|
0.25 mm(0.010") |
0.50 mm(0.020") |
0.13 mm(0.005") |
|
0.20 mm(0.008") |
0.50 mm(0.020") |
0.15 mm(0.006") |
|
0.20 mm(0.008") |
0.46 mm(0.018") |
0.13 mm(0.005") |
|
0.20 mm(0.008") |
0.40 mm(0.016") |
0.10 mm(0.004") |
|
0.20 mm(0.008") |
0.35 mm(0.014") |
0.075 mm(0.003") |
密間距BGA的焊盤形式/通路孔的計劃
為了接納電路走線路線，保持在內(nèi)層的通路孔焊盤可減少到0.25mm(0.010")的直徑或方形。對于高I/O的芯片規(guī)模BGA應(yīng)用，可能有必要權(quán)衡相對于較小電路特性的增加電路層的成本。因為小于或等于0.8mm的密間距BGA包裝的焊盤排列可能占用元件下面大部分表面，電路的走線通道受到限制。對具有高接觸點密度的元件，大部分信號走線必須重新分配給主介面結(jié)構(gòu)的其它電路層。當(dāng)采用剛性多層PCB方法時，高I/O元件的信號走線應(yīng)該通過盲電鍍通路孔傳送到至少一個次表面電路層。理想地，盲通路孔是在疊層之后鉆孔的，但當(dāng)電路密度很高時，盲孔和埋入式通路孔兩者都是實際的解決方案(表二)。在附著座內(nèi)鉆的通路孔必須密合地堵塞或電鍍。如果通路孔的鉆孔穿過整個電路結(jié)構(gòu)，那么將有相當(dāng)量的焊錫合金在裝配過程中從接觸座遷移走。
|
表二、計劃微型通路孔與焊盤相適應(yīng)的直徑 |
||||||
|
外層焊盤直徑 |
通路孔名義尺寸 |
內(nèi)層焊盤直徑 |
接觸點間距 |
線數(shù)/間隙 |
||
|
4/4* |
3/3* |
2/2* |
||||
|
0.50mm(0.020") |
0.15mm(0.006") |
0.25mm(0.010") |
1.00mm |
3 |
4 |
7 |
|
0.40mm(0.016") |
0.15mm(0.006") |
0.25mm(0.010") |
0.75mm |
2 |
2 |
4 |
|
0.30mm(0.012") |
0.13mm(0.005") |
0.20mm(0.008") |
0.50mm |
1 |
1 |
2 |
|
0.30mm(0.012") |
0.10mm(0.004") |
0.18mm(0.007") |
0.50mm |
1 |
1 |
2 |
|
0.25mm(0.010") |
0.10mm(0.004") |
0.18mm(0.007") |
0.50mm |
1 |
1 |
2 |
|
0.25mm(0.010") |
0.08mm(0.003") |
0.15mm(0.006") |
0.50mm |
1 |
1 |
3 |
|
0.20mm(0.008") |
0.08mm(0.003") |
0.15mm(0.006") |
0.50mm |
1 |
1 |
3 |
|
0.20mm(0.008") |
0.05mm(0.002") |
0.10mm(0.004") |
0.50mm |
1 |
2 |
3 |
|
* 數(shù)字代表 mil |
||||||
為了提供走線導(dǎo)體的跡線和保證一個可接受的空氣間隙，設(shè)計者可以為通路孔選擇方形的焊盤。方形結(jié)構(gòu)保持足夠的銅箔在焊盤對角線的角上以補償正方形各邊減少的環(huán)形截面。方形的通路孔可以在必要時靠得較近。在一個移建立的柵格上，可能在焊盤之間走兩或三條導(dǎo)線。通過使用小的0.25mm(0.010")的方形通路孔焊盤和實心或盲通路孔，設(shè)計者可將電路走線傳給內(nèi)層，以接納CSP所需的較高走線密度。
機(jī)械鉆孔和電鍍孔達(dá)到一個經(jīng)濟(jì)上有限的最小直徑0.20~0.25mm。三種最常見的微型通路孔的制造技術(shù)是：激光鉆孔(laser drilling)、光刻蝕法(photolithography)和等離子蝕刻(plasma etching)。三種工藝中，激光是商業(yè)上使用最多的技術(shù)。激光鉆孔受歡迎的理由包括：不要求特殊的材料和設(shè)備，制造效率高。激光鉆孔雖快，但還是比轉(zhuǎn)軸鉆孔(spindle drilling)慢。并且因為板是單塊地而不是疊層鉆孔，所以單價相當(dāng)高許多。小型或微型通路孔的化學(xué)或等離子鉆孔也是一個考慮。小型通路孔成形的最經(jīng)濟(jì)的方法是使用照片感光和集結(jié)(增加銅)成形技術(shù)，如圖五所示。與現(xiàn)有的使用機(jī)械鉆孔和電鍍通路孔的PCB制造方法相比較，微型通路孔的生產(chǎn)占PCB市場的較小份額。
密間距BGA裝配工藝的發(fā)展
如果一間公司正達(dá)到可接受的SMT裝配效率的話，它不應(yīng)該再要求額外的資源來實施BGA技術(shù)。在傳統(tǒng)的SMT裝配工藝基礎(chǔ)上唯一的推薦是BGA貼裝之前的錫膏印刷檢查。
錫膏印刷、貼片和回流焊接過程和用于密腳裝配的一樣，可是，使用者都說BGA的工藝缺陷較少。BGA的模板夾具將保持用于密腳引腳應(yīng)用的許多特征和技術(shù)，許多裝配也保持密腳元件的。一項改進(jìn)錫膏轉(zhuǎn)移到小型焊盤幾何形狀上的技術(shù)是錐形焊盤開口。對較大間距BGA的開口不象密間距使用的那么小，但錫膏的釋放同樣是關(guān)鍵。模板的開口可等于焊盤的直徑或調(diào)整到滿足特殊的要求。把模板開孔做大可能增加錫橋。
裝配所需的特征
有共晶焊錫接觸點的BGA和CSP在回流焊接過程中回自己定位，因此貼裝精度不象密腳引腳型元件那么關(guān)鍵。還有，表面裝配系統(tǒng)上為密腳發(fā)展起來的視覺定位技術(shù)用于BGA的應(yīng)用是綽綽有余。為了提高貼裝精度，裝配專家可能在那些密腳元件的附近定義一或兩個基準(zhǔn)特性�；鶞�(zhǔn)目標(biāo)允許貼裝系統(tǒng)補償PCB制造誤差的角度變化和收縮因素�；鶞�(zhǔn)點的尺寸通常為1.0mm的直徑。為了保證基準(zhǔn)目標(biāo)的識別，目標(biāo)應(yīng)該沒有阻焊材料。如果要采用較小的目標(biāo)，如0.5mm直徑，那么先確認(rèn)設(shè)備能力，因為不是所有的視覺系統(tǒng)可識別較小的幾何圖形�？赡艿脑�，阻焊的空隔應(yīng)該等于基準(zhǔn)點的半徑。另外，基準(zhǔn)點內(nèi)外的背景應(yīng)該統(tǒng)一。
回流焊接過程
強制空氣/氣體和紅外焊接兩者都可用于BGA的回流焊接。由于大多數(shù)的焊接點都是不能視覺檢查的，焊錫材料液態(tài)的溫度和居留時間是關(guān)鍵的。共晶焊錫要求115°C~120°C的溫升來將錫膏中的助焊劑排出和保證提供可靠焊接點所需要的熔濕特性。
BGA的回流曲線與焊接密腳元件使用的是一樣的。
元件定位�？瓷先ザㄎ徊粶�(zhǔn)的元件在回流期間回自己對中，不應(yīng)該用手去調(diào)節(jié)。
除了與裝配有關(guān)的問題之外，必須考慮第二個步驟。許多用于引腳型表面貼裝裝配的測試和檢查技術(shù)可能不能直接用于BGA裝配。
BGA裝配的測試
需要開發(fā)新的故障查找方法和技術(shù)，因為單個觸點或網(wǎng)的探測是困難的。
返工與返修。已開發(fā)出拆卸工藝。只有新元件應(yīng)該用免洗助焊劑裝配。
檢查方法。可用X光來確認(rèn)焊錫回流，百分之百的檢查可能是不實際的和沒有必要的。
BGA焊接過程的檢驗
在工藝開發(fā)過程中，BGA下面的焊錫連接的最終狀態(tài)可能是一個關(guān)注。產(chǎn)品的可靠性是個關(guān)鍵的問題，必須用行業(yè)認(rèn)可的方法加以確認(rèn)。焊接點的實際測量、輪廓或形狀可用破壞性的和非破壞性的技術(shù)得到。破壞性的要求穿過焊接點作元件的截面圖。在產(chǎn)品投入生產(chǎn)后，焊錫檢查的其它非破壞性的方法可能是較為實際的，例如，X光。對裝配的關(guān)鍵部分作X光檢查已證明是監(jiān)測過程的非常有效的方法。X光檢查可容易地發(fā)現(xiàn)接觸點之間的錫橋、陷于元件下面的錫渣和焊錫不足。后者更難測量，因為錫球的圖象本身將支配監(jiān)視下的焦點。
對焊接過程品質(zhì)和一致性的控制最有利的是BGA元件貼裝之前的錫膏檢查。不象翅形引腳元件，焊接返工是不容易的，將元件卸下通常是糾正嚴(yán)重焊接缺陷的唯一方法。印刷檢查應(yīng)該包括厚度和覆蓋區(qū)域的測量。使用較高級的電路板材料和與表面處理相適應(yīng)的工藝，將對裝配效率有很大幫助。PCB設(shè)計也將影響裝配效率和產(chǎn)品可靠性。最重要的是，確保一致和連續(xù)的錫膏的應(yīng)用。與嚴(yán)格的過程監(jiān)測一起，可減少BGA的焊接缺陷到一個和高I/O密間距引腳型元件相比戲劇性低的水平。
較小的BGA包裝外形可讓使用者滿足用引腳型元件不可能達(dá)到的尺寸減少目標(biāo)。因為BGA和CSP是一種完全測試的元件并完全與表面貼裝技術(shù)兼容，所以該包裝可能涌現(xiàn)在制造的主流中，而只有很少或不需要專門的處理。使用者承認(rèn)BGA和密間距CSP元件正提供一個穩(wěn)固的、高效率的裝配過程。雖然今天市場上大多數(shù)BGA元件具有可能大于0.80mm的接觸間距，但許多公司仍處在減小產(chǎn)品尺寸和維持元件之間更短路線的壓力之中。當(dāng)BGA元件與密間距引腳元件比較時，大多數(shù)裝配工藝專家寧愿選擇高低不平的錫球接觸點，而不是脆弱的引腳。